يهدف البحث إلى دراسة تخفيض الاستطاعة المستهلكة في الدارات الرقمية نوع CMOS و إلى تطوير طرق جديدة في هذا المجال و الحصول على نتائج عملية جديدة قابلة للتطبيق في مجال تطوير الأجهزة الإلكترونية المتكاملة عالية الاندماج VLSI ، تم في هذا البحث دراسة تخفيض الاستطاعة المستهلكة الديناميكية بتخفيض فعالية التبديل حيث تم تغيير البنية الهندسية للدارة الرقمية على الاستطاعة المستهلكة ، و استخدمت تراكيب مختلفة للدارة.
حيث تم الحصول على نتائج جيدة بطريقة المحاكاة باستخدام برنامج ال Matlab حيث تم تخفيض قدره 10 %مما يساعد ف تحقيق مواصفات عالية في تصميم الدارات.
This research aims to reduce the possible consumption in CMOS digital circuit type and to
develop new methods in this area and get the results of a new process applicable in the
field of the development of integrated electronic devices of high integration VLSI, has
been in this study the possible reduction of consumer dynamic by Reduction Of switching
Activit where the researcher changed the architecture of digital circuit on the possible
consuming, and she used different combinations of the circuit.
the researcher got good results in a manner using the Matlab simulation program where she
got reduction of 01%, which helps us to achieve high standards in the design of integrated
circuits.
Artificial intelligence review:
Research summary
يهدف البحث إلى دراسة تخفيض الاستطاعة المستهلكة في الدارات الرقمية نوع CMOS من خلال تقليل فعالية التبديل. تم استخدام برنامج Matlab لمحاكاة التراكيب المختلفة للدارة، وتم تحقيق تخفيض قدره 10% في الاستطاعة المستهلكة. تركز الدراسة على تحسين تصميم الدارات الإلكترونية المتكاملة عالية الاندماج VLSI، والتي تتطلب كثافة عالية وترددات عمل عالية. تم تحليل الاستطاعة المستهلكة الديناميكية والساكنة، وتحديد العوامل المؤثرة على الاستهلاك مثل السعات الطفيلية وتردد الساعة. كما تم استعراض الدراسات السابقة التي تناولت تخفيض الاستطاعة من جوانب مختلفة مثل تخفيض جهد التغذية وتخفيض السعات الطفيلية. توصل البحث إلى أن زيادة عدد المداخل وحذف العواكس يمكن أن يساهم بشكل كبير في تقليل فعالية التبديل، مما يؤدي إلى تخفيض الاستطاعة المستهلكة. تم تقديم توصيات لتطبيق هذه النتائج في تصميم الدارات الرقمية لتحقيق أداء أفضل واستهلاك أقل للطاقة.
Critical review
دراسة نقدية: تعتبر الدراسة خطوة مهمة نحو تحسين كفاءة استهلاك الطاقة في الدارات الرقمية نوع CMOS، ولكن هناك بعض النقاط التي يمكن تحسينها. أولاً، لم يتم تقديم تحليل تفصيلي لتأثير التغييرات المقترحة على الأداء العام للدارة، مثل السرعة والموثوقية. ثانياً، الدراسة تعتمد بشكل كبير على المحاكاة باستخدام Matlab، وكان من الأفضل تضمين تجارب عملية للتحقق من النتائج. ثالثاً، لم يتم مناقشة تأثير التغييرات على تكلفة التصنيع، وهو عامل مهم يجب مراعاته في التطبيقات العملية. على الرغم من هذه النقاط، فإن البحث يقدم إسهاماً مهماً في مجال تخفيض الاستطاعة المستهلكة في الدارات الرقمية ويستحق التقدير.
Questions related to the research
-
ما هي الأهداف الرئيسية للبحث؟
يهدف البحث إلى تخفيض الاستطاعة المستهلكة في الدارات الرقمية نوع CMOS وتطوير طرق جديدة لتحقيق ذلك، بالإضافة إلى الحصول على نتائج عملية قابلة للتطبيق في تطوير الأجهزة الإلكترونية المتكاملة عالية الاندماج VLSI.
-
ما هي النتائج التي تم تحقيقها باستخدام برنامج Matlab؟
تم تحقيق تخفيض قدره 10% في الاستطاعة المستهلكة باستخدام برنامج Matlab لمحاكاة التراكيب المختلفة للدارة.
-
ما هي العوامل التي تؤثر على الاستطاعة المستهلكة في الدارات الرقمية؟
العوامل التي تؤثر على الاستطاعة المستهلكة تشمل السعات الطفيلية، تردد الساعة، جهد التغذية، وفعالية التبديل.
-
ما هي التوصيات التي قدمها البحث لتخفيض الاستطاعة المستهلكة؟
توصيات البحث تشمل تخفيض تيارات التسريب العكسية، تخفيض سعة الخرج للبوابة، زيادة عدد المداخل، واستخدام تراكيب بوابات منطقية أخرى مثل NOR وNAND.
References used
NAJM, F. "A survey of power estimation techniques in VLSI circuits," IEEE Transactions on VLSI Systems, vol. 2, December8105,pp. 446-455
HAYES & Horowitz."Field-E_ect (FET) transistors" .2013,(pp 142-162 and 244-266), Spring
OLEVEIRA Pinto, R.L.; Schneider, M.C; and Montoro, C.G. Sizing of MOS transistors for amplifier design. ISCAS, 2013
IDDQ testing techniques are used to detect the physical defects
such gate oxide shorts,floating gates and bridging faults, and which
happen for the presence of manufacturing faults during the
manufacturing processes of CMOS integrated circuits, wh
This research aims to:
Determination of optimal pH values to reach the highest
efficiency of chromium removal in industrial wastewater from
tanneries by chemical deposition.
Access to close concentration of the permitted
concentration of chromium in treated tannery wastewater
according to Syrian Standard No. 2580/2002 (Table 1).
Pephigus vulgaris is a recurrent life threatening disease. Its basic treatment is
systemic steroids, after treating the first attack of the disease by systemic steroids we start to reduce the
dose of the steroids gradually. During this reduction th
The dynamic clustering-based hierarchical routing protocols are one of the methods
used to save energy and increase the lifetime of wireless sensor networks, however, that
most of the researches are neglecting the energy expended in election of the
A common challenge in designing a wireless system is to overcome
the effects of the wireless channel, such as multi-path propagation,
and Inter-symbol Interference. and the ability of OFDM to combat
the effects of multi-path propagation made it th