تم في هذه الورقة عرض لبنى المعالجات المتوازية و التركيز على بنيتين أساسيتين من هذه البنى و هي بنية المعالج فائق التدرج (Superscalar Processor) و بنية المعالج الشعاعي (Vector Processor)، و بالإعتماد على الخصائص الأساسية لكل منها تم بناء محاكي لهذه البنى يحاكي آلية عملها برمجياً بهدف المقارنة بين أدائها فيما يخص التوازي على مستوى البيانات (Data Level Parallelism DLP) و التوازي على مستوى التعليمات (Instruction Level Parallelism ILP).
تبين النتائج أن فعالية تنفيذ التعليمات على التوازي تعتمد بشكل كبير و أساسي على اختيار بنية المعالج المناسبة للتنفيذ وفق نوع التوازي الممكن تطبيقه على التعليمات، و أن ميزات الشعاع في البنية الشعاعية تحقق تحسين ملحوظ في الأداء لايمكن إغفاله في تنفيذ عمليات DLP و تبسيط للكود البرمجي و تقليل لعدد التعليمات، و يشكل المحاكي المقدم نواة جيدة يمكن تطويرها و الإضافة عليها خاصة فيما يخص المجال التعليمي لطلاب علوم و هندسة الحاسب و المجال البحثي.
This paper presents parallel computers architectures especially Superscalar
processors and Vector processors, building a simulator depending on the basic
characteristics for each architecture, the simulator simulates their mechanism of work
programmatically at the aim of comparing the performance of the two architectures in
executing Data Level Parallelism (DLP) and Instruction Level Parallelism ILP.
The results shows that the effectiveness of executing instructions in parallel depends
significantly on choosing the appropriate architecture for execution, according to the type
of parallelism that can be applied to instructions, and the vector features in the vector
architecture achieve remarkable improvement in performance that cannot be ignored in
execution of DLP, simplify the code and reduce the number of instruction. The provided
simulator is a good core that can be developed and modified especially in the field of
education for the students of Computer Science and Engineering and the research field.
References used
Asanovi´c,K.Vector Microprocessors. UNIVERSITY of CALIFORNIA, BERKELEY,1998, 6-8,21
Hennessy,J;Patterson,D.Computer Architecture A Quantitative Approach.Fifth Edition,University of California, Berkeley, 2012, 10-15,150-156
LEE,G.Future Information Engineering. WIT press, 2014, 666-674
Silc,J; Robic,B; Ungerer,T. Processor Architecture: From Dataflow to Superscalar and Beyond. Springer Science & Business Media, 1999, 18-32
GODSE,A,P;GODSE,D,A.Computer Architecture.fourth edition,Technical Publications, 2010, 55-60