اشترك بالحزمة الذهبية واحصل على وصول غير محدود شمرا أكاديميا
تسجيل مستخدم جديددراسة إمكانية تخفيض الاستطاعة المستهلكة في دارات CMOS بإنقاص فعالية التبديل
The studying of reduce the possible consumption in CMOS by Reduction Of switching Activity
702
0 5
0.0
(
0
)
تمت اﻹضافة من قبل
Shamra Editor
اسأل ChatGPT حول البحث
يهدف البحث إلى دراسة تخفيض الاستطاعة المستهلكة في الدارات الرقمية نوع CMOS و إلى تطوير طرق جديدة في هذا المجال و الحصول على نتائج عملية جديدة قابلة للتطبيق في مجال تطوير الأجهزة الإلكترونية المتكاملة عالية الاندماج VLSI ، تم في هذا البحث دراسة تخفيض الاستطاعة المستهلكة الديناميكية بتخفيض فعالية التبديل حيث تم تغيير البنية الهندسية للدارة الرقمية على الاستطاعة المستهلكة ، و استخدمت تراكيب مختلفة للدارة. حيث تم الحصول على نتائج جيدة بطريقة المحاكاة باستخدام برنامج ال Matlab حيث تم تخفيض قدره 10 %مما يساعد ف تحقيق مواصفات عالية في تصميم الدارات.
This research aims to reduce the possible consumption in CMOS digital circuit type and to develop new methods in this area and get the results of a new process applicable in the field of the development of integrated electronic devices of high integration VLSI, has been in this study the possible reduction of consumer dynamic by Reduction Of switching Activit where the researcher changed the architecture of digital circuit on the possible consuming, and she used different combinations of the circuit. the researcher got good results in a manner using the Matlab simulation program where she got reduction of 01%, which helps us to achieve high standards in the design of integrated circuits.
مراجعة الذكاء الصنعي:
ملخص البحث
يهدف البحث إلى دراسة تخفيض الاستطاعة المستهلكة في الدارات الرقمية نوع CMOS من خلال تقليل فعالية التبديل. تم استخدام برنامج Matlab لمحاكاة التراكيب المختلفة للدارة، وتم تحقيق تخفيض قدره 10% في الاستطاعة المستهلكة. تركز الدراسة على تحسين تصميم الدارات الإلكترونية المتكاملة عالية الاندماج VLSI، والتي تتطلب كثافة عالية وترددات عمل عالية. تم تحليل الاستطاعة المستهلكة الديناميكية والساكنة، وتحديد العوامل المؤثرة على الاستهلاك مثل السعات الطفيلية وتردد الساعة. كما تم استعراض الدراسات السابقة التي تناولت تخفيض الاستطاعة من جوانب مختلفة مثل تخفيض جهد التغذية وتخفيض السعات الطفيلية. توصل البحث إلى أن زيادة عدد المداخل وحذف العواكس يمكن أن يساهم بشكل كبير في تقليل فعالية التبديل، مما يؤدي إلى تخفيض الاستطاعة المستهلكة. تم تقديم توصيات لتطبيق هذه النتائج في تصميم الدارات الرقمية لتحقيق أداء أفضل واستهلاك أقل للطاقة.
قراءة نقدية
دراسة نقدية: تعتبر الدراسة خطوة مهمة نحو تحسين كفاءة استهلاك الطاقة في الدارات الرقمية نوع CMOS، ولكن هناك بعض النقاط التي يمكن تحسينها. أولاً، لم يتم تقديم تحليل تفصيلي لتأثير التغييرات المقترحة على الأداء العام للدارة، مثل السرعة والموثوقية. ثانياً، الدراسة تعتمد بشكل كبير على المحاكاة باستخدام Matlab، وكان من الأفضل تضمين تجارب عملية للتحقق من النتائج. ثالثاً، لم يتم مناقشة تأثير التغييرات على تكلفة التصنيع، وهو عامل مهم يجب مراعاته في التطبيقات العملية. على الرغم من هذه النقاط، فإن البحث يقدم إسهاماً مهماً في مجال تخفيض الاستطاعة المستهلكة في الدارات الرقمية ويستحق التقدير.
أسئلة حول البحث
-
ما هي الأهداف الرئيسية للبحث؟
يهدف البحث إلى تخفيض الاستطاعة المستهلكة في الدارات الرقمية نوع CMOS وتطوير طرق جديدة لتحقيق ذلك، بالإضافة إلى الحصول على نتائج عملية قابلة للتطبيق في تطوير الأجهزة الإلكترونية المتكاملة عالية الاندماج VLSI.
-
ما هي النتائج التي تم تحقيقها باستخدام برنامج Matlab؟
تم تحقيق تخفيض قدره 10% في الاستطاعة المستهلكة باستخدام برنامج Matlab لمحاكاة التراكيب المختلفة للدارة.
-
ما هي العوامل التي تؤثر على الاستطاعة المستهلكة في الدارات الرقمية؟
العوامل التي تؤثر على الاستطاعة المستهلكة تشمل السعات الطفيلية، تردد الساعة، جهد التغذية، وفعالية التبديل.
-
ما هي التوصيات التي قدمها البحث لتخفيض الاستطاعة المستهلكة؟
توصيات البحث تشمل تخفيض تيارات التسريب العكسية، تخفيض سعة الخرج للبوابة، زيادة عدد المداخل، واستخدام تراكيب بوابات منطقية أخرى مثل NOR وNAND.
المراجع المستخدمة
NAJM, F. "A survey of power estimation techniques in VLSI circuits," IEEE Transactions on VLSI Systems, vol. 2, December8105,pp. 446-455
HAYES & Horowitz."Field-E_ect (FET) transistors" .2013,(pp 142-162 and 244-266), Spring
OLEVEIRA Pinto, R.L.; Schneider, M.C; and Montoro, C.G. Sizing of MOS transistors for amplifier design. ISCAS, 2013
قيم البحث
اقرأ أيضاً
تستخدم تقنيات اختبار التيار IDDQ لكشف الأعطال الفيزيائية التي تحدث أثناء عمليات التصنيع في دارات ال CMOS المدمجة مثل وجود دارة قصر بين نقطتين معدنيتين Bridging أو وجود بعض العيوب في طبقة الاوكسيد لاحد الترانزستورات في الدارة سواء كان قصر في طبقة الاو
كسيد او فتح في طبقة الاوكسيد هذه العيوب لا يمكن كشفها بتقنيات الاختبار المنطقية التقليدية. و تيار ال IDDQ هو التيار الساكن المتدفق من منبع التغذية VDD في دارات ال CMOS.
يهدف هذا البحث إلى:
تحديد قيم الpH المثلى للوصول إلى أعلى كفاءة لإزالة معدن الكروم الموجود
في مياه الصرف الصناعية الناتجة عن المدابغ و ذلك بالترسيب الكيميائي.
الوصول إلى تركيز قريب للتركيز المسموح به للكروم في مياه صرف المدابغ
المعالجة حسب المواصفة القياسية السورية رقم ( 2580 )\2002 جدول ( 1 ).
الفقاع الشائع مرض مهدد للحياة ناكس، علاجه الأساسي الستيروئيدات الجهازية، بعد علاج الهجمة الأولى يخفض الستيروئيد تدريجياً و خلال هذا التخفيض يمكن أن يحدث النكس، و عند حدوث النكس يعالج بشكل روتيني برفع جرعة الستيروئيد مرة أخرى من أجل السيطرة على المرض
. هدفت هذه الدراسة إلى مقارنة فائدة التتراسيكلين في السيطرة على النكس، مع الأسلوب الروتيني المستخدم و هو رفع جرعة البريدنيزولون.
تعد بروتوكولات التوجيه الهرمية المعتمدة على العنقدة الديناميكية إحدى الطرق المستخدمة لحفظ الطاقة و إطالة زمن حياة شبكات الحساسات اللاسلكية، إلا أن أغلب الأبحاث تقوم بإهمال الطاقة المستهلكة خلال عمليتي انتخاب الرؤوس و تشكيل العناقيد في الشبكة.
قمنا ف
ي هذا البحث بدراسة طاقة الحمل الزائد الذي تتسبب به بروتوكولات التوجيه الهرمية المعتمدة على العنقدة الديناميكية كالبروتوكول LEACH، و دراسة أثره على فترة الاستقرار في شبكات الحساسات اللاسلكية.
كما تم اقتراح حل للحد من استهلاك هذه الطاقة و ذلك من خلال تقليل الطاقة المستهلكة في عمليتي العنقدة و انتخاب الرؤوس. تبين لنا من خلال نتائج المحاكاة أن الطاقة المستهلكة في مرحلة الإعداد للبروتوكول LEACH تُنقِص من فترة الاستقرار و تزيد من عدد العقد الميتة في شبكات الحساسات اللاسلكية، و أن استخدام الحل المقترح قد عمل على الحد من استهلاك الطاقة أثناء عملية انتخاب الرؤوس و تشكيل العناقيد بشكل واضح مقارنةً بالطريقة العادية المتبعة في البروتوكول LEACH، مما زاد من فترة الاستقرار و عدد العقد الحية في الشبكة.
إن الوصول إلى معدلات نقل عالية للبيانات عبر منظومات االتصال اللاسلكية دونه عقبات كثيرة، كالتداخل الناجم عن المستخدمين الآخرين في نفس القناة، أو عن الأقنية المجاورة، إلى جانب التشويه الناتج عن خفوت التردد الإنتقائي، وازاحة دوبلر وإزاحة التردد الحامل،
مما يجعل من الضروري اعتماد طرق ناجعة لكشف الإشارة.
ترسل البيانات في نظام التجميع بتقسيم التردد المتعامد orthogonal frequency division multiplexing على عدد كبير من الحوامل المتعامدة، وتتعرض هذه الحوامل لأشكال مختلفة من قنوات الخفوت تؤثر على البيانات المرسلة، لذلك لابد من تطوير طرق الكشف للتعامل مع هذه التشوهات.
يتم إرسال إشارات دليلية (PILOT) معروفة مسبقاً لدى المستقبل من أجل معرفة استجابة القناة الناقلة، ثم بالاعتماد على هذه الإشارات الدليلية يتم تخمين استجابة القناة وذلك بواسطة عدة طرائق، من أهمها طريقة (LMMSE) والتي تقدم أداء جيدا ولكن بتعقيد كبير.
سوف ندرس في هذه المقالة كيفية تخفيض تعقيد هذه الطريقة باستخدام تحويل فورييه DFT، وسنرسم مخطط الخطأ BER، والخطأ MSE، في كلا الحالتين عند استعمال تعديل QPSK و عند استعمال 16QAM.
الأسئلة المقترحة
سجل دخول لتتمكن من نشر تعليقات
التعليقات
جاري جلب التعليقات
سجل دخول لتتمكن من متابعة معايير البحث التي قمت باختيارها
