تصميم دارة حساس BICS لمراقبة التيار IDDQ ضمن دارات CMOS


الملخص بالعربية

تستخدم تقنيات اختبار التيار IDDQ لكشف الأعطال الفيزيائية التي تحدث أثناء عمليات التصنيع في دارات ال CMOS المدمجة مثل وجود دارة قصر بين نقطتين معدنيتين Bridging أو وجود بعض العيوب في طبقة الاوكسيد لاحد الترانزستورات في الدارة سواء كان قصر في طبقة الاوكسيد او فتح في طبقة الاوكسيد هذه العيوب لا يمكن كشفها بتقنيات الاختبار المنطقية التقليدية. و تيار ال IDDQ هو التيار الساكن المتدفق من منبع التغذية VDD في دارات ال CMOS.

المراجع المستخدمة

BRKAR S., 1999- Design challenges of technology scaling. IEEE Micro 19 (4) p 23–29
JHA N. K. and GUPTA S., 2003 - Testing of Digital Systems. Cambridge University Press
MICZO A., 2003- Digital Logic Testing and Simulation. Second Edition John Wiley & Sons

تحميل البحث